揭示多晶片與先進封裝新方向

英特爾（Intel）公開展示一款名為「AI晶片測試平台」的先進技術原型，突顯其在人工智能（AI）及高效能運算（HPC）領域的最新封裝與多晶片設計能力。該平台採用八倍光罩尺寸的封裝設計，整合 4 個邏輯晶片、12 個HBM4級記憶體堆疊，以及 2 個 I/O 晶片，展現高度複雜的系統整合潛力。

英特爾指出，這款測試平台並非實際運作的 AI 加速器，而是一項概念性展示，用以說明未來 AI 與 HPC 處理器可能的實際組裝方式。其核心為基於英特爾 18A 製程技術打造的四個大型邏輯晶片，周圍環繞 HBM4 記憶體與 I/O 晶片，並透過 EMIB-T 2.5D 橋接技術相互連接，以提升互連密度並優化電力傳輸效率。

該平台亦顯示英特爾朝向更深度垂直整合的方向發展。公司正規劃專為晶片堆疊設計的 18A-PT 製程，未來可讓邏輯晶片與記憶體進行垂直堆疊，進一步改善供電效率，回應多晶片 AI 系統日益嚴苛的能耗需求。

在生成式 AI 與 HPC 應用中，電力供應被視為關鍵設計瓶頸。英特爾表示，該測試平台整合多項電力相關創新，目標是支援高速電流變化，滿足新一代 AI 工作負載需求。至於是否會推出基於此架構的量產產品，英特爾尚未給出明確時程，僅表示計劃於 2027 年推出代號為 Jaguar Shores 的 AI 加速器，其架構是否沿用本次展示設計，仍有待觀察。（編輯部）