Cadence推代理式EDA平台

隨著生成式AI快速成熟，「用AI來設計AI晶片」正從概念走向現實。電子設計自動化（EDA）大廠 Cadence Design Systems近日推出ChipStack AI「Super Agent」，以代理式AI協助晶片設計與驗證流程，目標大幅縮短開發週期，並將工程師生產力提升至原本的數倍水準。

Cadence表示，新平台可自動完成設計程式撰寫、測試規劃、回歸測試與除錯等關鍵環節，但仍保留工程師在流程中的監督與決策角色。隨著晶片結構與製程複雜度持續攀升，業界預期未來十年單一晶片或封裝內的電晶體數量可能突破一萬億個，傳統人力已難以全面掌控，EDA工具的重要性正進一步放大。

ChipStack AI由多個「虛擬工程師」子代理構成，涵蓋IP設計、功能驗證、簽核、除錯與系統單晶片（SoC）版圖等流程。系統會先讀取規格文件與設計資料建立內部模型，再自動生成測試程式碼，發現錯誤時同步提出除錯建議，並可調用其他EDA工具完成後續作業。

Cadence執行長Anirudh Devgan指出，透過可自主呼叫底層設計工具的智慧代理，企業能在關鍵設計與驗證任務上顯著提速，讓稀缺工程人才轉向更高價值的創新工作。公司亦強調已加入多重防護機制，以降低生成式AI常見的「幻覺」風險。

雲端客製化訓練

在部署彈性上，ChipStack除支援Cadence自家模型，也可於客戶端運行開放權重模型，或串接雲端AI服務，例如透過英偉達的NeMo框架進行客製化訓練，提升與既有設計流程的整合度。目前包括高通、Altera及英偉達等主要晶片業者，已對該平台表達高度興趣。

事實上，整個EDA產業正加速邁向「代理式AI」新階段。英偉達近年積極推動AI導入晶片設計，除與EDA廠商合作外，也推出cuLitho計算微影框架，並已獲 阿斯利康與台積電採用，用於模擬光罩與製程物理特性。英偉達亦先前宣布與 Siemens EDA合作導入類似代理技術，並於2025年底投資Synopsys 20億美元，推動GPU加速在模擬與設計工作負載中的應用。

業界認為，隨著生成式AI與代理式架構成熟，EDA將從「輔助工具」進化為「協作型設計夥伴」，不僅降低晶片開發門檻，也可能重塑整個半導體研發模式。未來晶片競爭，將不再只是製程與架構之爭，而是誰能更快整合AI、軟體與硬體的系統級能力。 （編輯部）