製造出首個10奈米以下DRAM

全球記憶體龍頭三星電子在DRAM製程上取得關鍵突破，成功製造出全球首款低於10奈米的「個位數奈米」工程裸晶，標誌著產業正式跨越長期被視為瓶頸的物理極限。

據韓國媒體The Elec報導，DRAM製程過去多年停留在10奈米等級（包括1x至1d世代），主要受限於電晶體尺寸與漏電問題。然而，三星正推進全新「10a」製程，將線寬縮小至約9.5至9.7奈米，成為首個跨入sub-10nm的技術節點。

目前，三星已透過10a製程完成晶圓生產，並成功確認工程裸晶性能，顯示技術路線具備可行性。公司正進一步優化製程條件，以提升良率，為後續量產鋪路。

此次突破的核心，在於兩項關鍵技術的導入。首先是「4F平方單元結構」，由傳統6F（3Fx2F）長方形設計，轉為2Fx2F的正方形布局，使單元密度提升約30%至50%。此舉不僅可增加儲存容量，亦有助降低功耗，對高效能運算與AI應用尤為關鍵。

引入銦鎵鋅氧化物

其次是「垂直通道電晶體（VCT）」技術，配合新材料應用進一步改善效能。三星在新一代DRAM中引入銦鎵鋅氧化物（IGZO），取代傳統矽材料，有效降低漏電並提升資料保存能力，解決微縮過程中的核心挑戰。

根據規劃，10a DRAM預計於2026年完成開發，並於2028年進入量產。後續10b與10c世代將持續優化4F架構，而更遠期的10d世代則將邁入3D DRAM技術，預計於2029至2030年間問世，象徵記憶體結構由平面走向立體堆疊。

在競爭格局方面，美光已選擇暫緩4F技術布局，轉而押注未來3D DRAM發展。業界分析認為，這意味各大廠在技術路線上出現分歧。

另一方面，中國記憶體廠商因先進微影設備受限，在短期內追趕sub-10nm製程仍具挑戰。但由於3D DRAM設計與3D NAND存在一定共通性，未來仍可能成為其突破口。

整體而言，三星此次技術進展不僅鞏固其在DRAM市場的領先地位，也預示記憶體產業將進入新一輪架構與製程並行演進的競爭階段。 （編輯部）